Другое

Построение 1-битового SDR с сверхсемплингом и не слишком дорогим FPGA

Спасибо Alberto Garlassi за предоставление информации о его крайне дешёвой самодельной FPGA SDR, которая способна на прием АМ на средневолновом и коротковолновом диапазонах. Что делает этот дизайн интересным, так это то, что он создан всего из 3 резисторов, 1 конденсатора и недорогой платы разработки FPGA Lattice MachXO2 за около 30 евро.

Дизайн использует вход LVDS буфера FPGA для реализации прямого выборочного 1-битного АЦП, к которому напрямую подключена проводная антенна. Этот 1-битный разряд увеличивается за счет SDR-трюка, который состоит в наложении случайного радиочастотного шума на целевой сигнал, и сверхсемплировании на 80 МГц с последующей децимацией до полосы пропускания 6 кГц. Это приводит к эффективному разряду АЦП в 6 бит, получаемому из 1-битного аппаратного обеспечения.

На FPGA реализованы АЦП, миксер, два CIC-фильтра, демодулятор АМ и PWM-схема для аудиовыхода. Этот синтез обеспечивает прием АМ на средне- и коротковолновых диапазонах, частоту которого можно настраивать с помощью ПК.

Файлы синтеза FPGA на языке Verilog доступны на странице проекта в GitHub, а более подробное объяснение принципа работы SDR доступно на странице hackaday.io. Альберто также создал короткое демонстрационное видео, которое приведено ниже.


Источник:

Подбираете SDR под задачу?

Опишите, что и где хотите принимать, — подскажем подходящие модели и где их купить.

Похожие материалы

Весь блог